CURE - Informática - Contribuciones del usuario [es]

Relevamiento Grupo 2

2011-06-21T16:14:48Z

186.49.70.68: /* Sero */ links

== NVIDIA Tegra 2: ==

'''NVIDIA® Tegra™ 2''' es el procesador móvil más avanzado del mundo. Cuenta con la primera CPU de doble núcleo móvil del mundo para ofrecer una navegación en la Web con hasta el doble de la velocidad.

CPU de doble núcleo ARM Cortex-A9
GPU GeForce con ULP ("ultra low power" o consumo ultra reducido de energía)

Especificaciones:

Procesador:
CPU Dual-Core ARM Cortex A9
Frequency 1 GHz, per core
L2 Cache 1 MB
L1 Cache (I/D) (32KB / 32KB) per core

'''Referencia:''' http://arg.nvidia.com/object/tegra-2-la.html

== Apple A4: ==

El '''Apple A4''' es un System on chip, que integra un microprocesador basado en la arquitectura ARM; y una GPU PowerVR 535 en un mismo encapsulado.

Procesador:
CPU ARM v7: Cortex A8
Frequency 1 GHz

'''Referencia:''' http://es.wikipedia.org/wiki/Apple_A4

== Snapdragon ==

'''Snapdragon''' es una plataforma ARM desarrollada por Qualcomm para dispositivos móviles. Su diseño responde a las necesidades de uso de ordenador en tiempo real, en cualquier lugar, y con una duración de batería equivalente a una jornada.

El más reciente chip QSD8672,usa tecnología de 45 nm e incluye dos núcleos corriendo hasta un máximo de 1.5GHz. QSD8672 va a ser empleado en dispositivos smartphone e incluye HSPA+ integrado, GPS, Bluetooth, grabación y reproducción de video de alta definición, Wi-Fi y tecnologías de TV móvil (MediaFLO, DVB-H y ISDB-T).1

El primer MID que va a usar Snapdragon a 1GHz es el smartphone TG01.2

Qualcomm asegura que su arquitectura será capaz de gestionar pantallas de hasta 12" con una resolución de hasta 1440x900 pixels (WSXGA).3

'''Referencias:''' http://es.wikipedia.org/wiki/Snapdragon_%28procesador%29

== Intel Atom ==

'''Intel® Atom™''' es el nombre de una línea de microprocesadores x86 y x86-64 de Intel, anteriormente denominados Silverthorne/Diamondville. Están diseñados para un proceso de fabricación de 45 nm CMOS y destinados a utilizarse en dispositivos móviles de Internet (MID, por sus siglas en inglés), Ultra-portátiles, Teléfonos inteligentes, y otros portátiles de baja potencia y aplicaciones.

Procesador:
CPU Intel® Atom™
Frequency 800 MHz a 2,0 GHz
Velocidad de
FSB 533 y 667 MT/s
Procesos 0,045 µm
Conjuto de
instrucciones x86, x86-64
Zócalo(s) 441-ball µFCBGA (Micro-FCBGA)
Núcleo(s) Silverthorne/Diamondville

'''Referencias:''' http://es.wikipedia.org/wiki/Intel_Atom

== Procesadores ARM ==

=== Sero ===

{| class="wikitable" border="1" style="width:100%;"
! Familia
! Versión de Arquitectura
! Núcleo
! Características
! Cache (I/D)/MMU
! Millones de instrucciones por segundo(MIPS) efectivos @ MHz
! Campos de Aplicación
|-
!ARM1
|ARMv1 (obsoleto)
|ARM1
|
|Nulo
|
|ARM Evaluation System segundo procesador para [[BBC Micro]]
|-
! rowspan=2 | ARM2
|ARMv2 (obsoleto)
|ARM2
|Añadida instrucción MUL (multiplicar)
|Nulo
|4 MIPS @ 8 MHz 0.33 DMIPS/MHz
|Acorn Archimedes, Chessmachine
|-
|ARMv2a (obsoleto)
|ARM250
|Integrado MEMC (MMU), gráficos y un procesador de E / S. Añadidas instrucciones SWP y SWPB (swap).
|Nulo, MEMC1a
|7 MIPS @ 12 MHz
|Acorn Archimedes
|-
!ARM3
|ARMv2a (obsoleto)
|ARM2a
|Primera integración de una memoria caché en un ARM.
|4K unificados
|12 MIPS @ 25 MHz 0.50 DMIPS/MHz
|Acorn Archimedes
|-
! rowspan=3 | ARM6
| rowspan=3 | ARMv3 (obsoleto)
|ARM60
|Soporte de dirección de memoria de 32 bits (frente a los 26 bits)
|Nulo
|10 MIPS @ 12 MHz
|3DO Interactive Multiplayer, Zarlink GPS Receiver
|-
|ARM600
|Como ARM60, caché y un bus cooprocesador (para la unidad de coma flotante FPA10).
|4K unificados
|28 MIPS @ 33 MHz
|
|-
|ARM610
|Como ARM60, caché, sin bus coprocesador.
|4K unificados
|17 MIPS @ 20 MHz 0.65 DMIPS/MHz
|Acorn Risc PC 600, Apple Newton Serie 100
|-
!rowspan=6 | ARM7
|rowspan=6 | ARMv3 (obsoleto)
|ARM700
|
|8 KB unificados
|40 MHz
|Acorn Risc PC prototipo de CPU card
|-
|ARM710
|Como ARM700
|8 KB unificados
|40 MHz
|Acorn Risc PC 700
|-
|ARM710a
|Como ARM700
|8 KB unificados
|40 MHz 0.68 DMIPS/MHz
|Acorn Risc PC 700, Apple eMate 300
|-
|ARM7100
|Como ARM710a, SoC integrado.
|8 KB unificados
|18 MHz
|Psion Series 5
|-
|ARM7500
|Como ARM710a, SoC integrado.
|4 KB unificados
|40 MHz
|Acorn A7000
|-
|ARM7500FE
|ARM7500, "FE" añadido un FPA y un controlador de memoria EDO.
|4 KB unificados
|56 MHz 0.73 DMIPS/MHz
|Acorn A7000+ Network Computer
|-
! rowspan=5 | ARM7TDMI
| rowspan=4 | ARMv4T
|ARM7TDMI(-S)
|Segmentación de 3 etapas, Thumb
|nulo
|15 MIPS @ 16.8 MHz 63 DMIPS @ 70 MHz
|Game Boy Advance, Nintendo DS, Apple iPod, Lego NXT, Atmel AT91SAM7, Juice Box, NXP Semiconductors LPC2000 and [http://www.standardics.nxp.com/products/lh7/ LH754xx], Actel's [http://www.actel.com/products/mpu/coremp7/ CoreMP7]
|-
|ARM710T
|ARM7TDMI, caché
|8 KB unificados, MMU
|36 MIPS @ 40 MHz
|Psion Series 5mx, Psion Revo/Revo Plus/Diamond Mako
|-
|ARM720T
|ARM7TDMI, caché
|8 KB unificados, MMU con FCSE
|60 MIPS @ 59.8 MHz
|Zipit Wireless Messenger, NXP Semiconductors [http://www.standardics.nxp.com/products/lh7/ LH7952x]
|-
|ARM740T
|ARM7TDMI, caché
|MPU
|
|
|-
|ARMv5TEJ
|ARM7EJ-S
|Segmentación de 5 etapas, Thumb, Jazelle DBX, mejora de instruciones DSP
|nulo
|
|
|-
! rowspan=3 | StrongARM
| rowspan=3 | ARMv4
|SA-110
|
|16 KB/16 KB, MMU
|203 MHz 1.0 DMIPS/MHz
|Apple Newton serie 2x00 , Acorn Risc PC, Rebel/Corel Netwinder, Chalice CATS
|-
|SA-1100
|SA-110, SoC integrado
|16 KB/8 KB, MMU
|203 MHz
|Psion netBook
|-
|SA-1110
|SA-110, SoC integrado
|16 KB/8 KB, MMU
|206 MHz
|LART (computer), Intel Assabet, Ipaq H36x0, Balloon2, Zaurus SL-5x00, HP Jornada 7xx, Jornada 560 series, Palm Zire 31
|-
! ARM8
| ARMv4
| ARM810[http://www.hotchips.org/archives/hc8/2_Mon/HC8.S4/HC8.4.1.pdf "ARM810 – Dancing to the Beat of a Different Drum"] ARM Holdings presentation at Hot Chips 1996-08-07.
|Segmentación de 5 fases, predilección de salto estático, memoria de doble ancho de banda
| 8 KB unificados, MMU
| 84 MIPS @ 72 MHz 1.16 DMIPS/MHz
| Acorn Risc PC prototipo de CPU card
|-
! rowspan=4 | ARM9TDMI
| rowspan=4 | ARMv4T
|ARM9TDMI
|Segmentación de 5 fases, Thumb
|nulo
|
|
|-
|ARM920T
|ARM9TDMI, caché
|16 KB/16 KB, MMU con FCSE (Fast Context Switch Extension)[http://infocenter.arm.com/help/topic/com.arm.doc.ddi0151c/I47491.html Register 13, FCSE PID register] ARM920T Technical Reference Manual
|200 MIPS @ 180 MHz
|Armadillo, Atmel AT91SAM9, GP32, GP2X (primer núcleo), Tapwave Zodiac (Motorola i. MX1), Hewlett-Packard Calculadoras HP-49/50 , Sun SPOT, Cirrus Logic EP9302, EP9307, EP9312, EP9315, Samsung S3C2442 (HTC TyTN, FIC Neo FreeRunner{{cita web |url=http://wiki.openmoko.org/wiki/Neo1973:_GTA01Bv4_versus_GTA02_comparison |título=Neo1973: GTA01Bv4 versus GTA02 comparison |fechaacceso=15-11-2007}}), Samsung S3C2410 (Dispositivos de navegación [[TomTom]]){{cita web |url=http://elinux.org/S3C2410 |título=S3C2410 |fechaacceso=13-01-2010}}
|-
|ARM922T
|ARM9TDMI, cachés
|8 KB/8 KB, MMU
|
|NXP Semiconductors [http://www.standardics.nxp.com/products/lh7a/ LH7A40x]
|-
|ARM940T
|ARM9TDMI, cachés
|4 KB/4 KB, MPU
|
|GP2X (segundo núcleo), Meizu M6 Mini Player{{cita web |url=http://www.rockbox.org/twiki/bin/view/Main/SamsungSA58|título=Rockbox Samsung SA58xxx series |fechaacceso=22-02-2008}}{{cita web |url=http://www.rockbox.org/twiki/bin/view/Main/MeizuM6Port |título=Rockbox Meizu M6 Port – Hardware Information |fechaacceso=22-02-2008}}
|-
! rowspan=5 | ARM9E
| rowspan=3 | ARMv5TE
|ARM946E-S
|Thumb, mejora de instrucciones DSP, caché
|variables, memoria estrechamente acoplada, MPU
|
|Nintendo DS, Nokia N-Gage, Canon PowerShot A470, Canon EOS 5D Mark II,[http://magiclantern.wikia.com/wiki/Datasheets] Conexant 802.11 chips, Samsung S5L2010
|-
|ARM966E-S
|Thumb, Mejora de instrucciones DSP
|sin caché, TCMs
|
|ST Micro STR91xF, integra Ethernet{{cita web|url=http://mcu.st.com/mcu/modules.php?name=mcu&file=devicedocs&DEV=STR912FW44&FAM=101 |título=STR9 – STR912 – STR912FW44 microcontroller – documents and files download page |editorial=Mcu.st.com |fecha= |fechaacceso=18-04-2009}}
|-
|ARM968E-S
|ARM966E-S
|sin caché, TCMs
|
|NXP Semiconductors [http://www.standardics.nxp.com/products/lpc2000/lpc29xx/ LPC2900]
|-
|ARMv5TEJ
|ARM926EJ-S
|Thumb, Jazelle DBX, Mejora de instrucciones DSP
|variables, TCMs, MMU
|220 MIPS @ 200 MHz,
|Teléfonos móviles: Sony Ericsson (K, W series); Siemens y Benq (serie x65 y posterior); LG Arena; Texas Instruments OMAP1710, OMAP1610, OMAP1611, OMAP1612, OMAP-L137, OMAP-L138; Qualcomm MSM6100, MSM6125, MSM6225, MSM6245, MSM6250, MSM6255A, MSM6260, MSM6275, MSM6280, MSM6300, MSM6500, MSM6800; Freescale i.MX21, i.MX27, Atmel AT91SAM9, NXP Semiconductors [http://www.standardics.nxp.com/products/lpc3000/ LPC3000], GPH Wiz, NEC C10046F5-211-PN2-A SoC – núcleo en la ATi Hollywood GPU usada en la Wii,[http://wiibrew.org/wiki/Starlet Starlet]. Samsung S3C2412 usado en Squeezebox Duet's Controller. Squeezebox Radio; NeoMagic MiMagic Family MM6, MM6+, MM8, MTV; Buffalo TeraStation Live (NAS); Telechips TCC7801, TCC7901;ZiiLABS' ZMS-05 SoC; Western Digital MyBook "I World Edition"; Rockchip RK2806 y RK2808.
|-
|ARMv5TE
|ARM996HS
|Procesador sin reloj, como ARM966E-S
|sin cachés, TCMs, MPU
|
|
|-
! rowspan=3 | ARM10E
| rowspan=2 | ARMv5TE
|ARM1020E
|Segmentación de 6 fases, Thumb, Mejora de instrucciones DSP, (VFP)
|32 KB/32 KB, MMU
|
|
|-
|ARM1022E
|ARM1020E
|16 KB/16 KB, MMU
|
|
|-
|ARMv5TEJ
|ARM1026EJ-S
|Thumb, Jazelle DBX, Mejora de instrucciones DSP, (VFP)
|variable, MMU o MPU
|
|Western Digital MyBook "II World Edition";Conexant so4610 y so4615 ADSL SoC
|-
! rowspan=18 | XScale
| rowspan=18 | ARMv5TE
|80200/IOP310/IOP315
|Procesador E/S, Thumb, Mejora de instrucciones DSP
|
|
|
|-
|80219
|
|
|400/600 MHz
|[[Thecus]] N2100
|-
|IOP321
|
|
|600 BogoMips @ 600 MHz
|Iyonix
|-
|IOP33x
|
|
|
|
|-
|IOP34x
|1–2 núcleos, Acelerador de RAID
|32K/32K L1, 512K L2, MMU
|
|
|-
|PXA210/PXA250
|Procesador de aplicaciones, Segmentación de 7 fases
|
|PXA210: 133 y 200 MHz, PXA250: 200, 300, and 400 MHz
|Zaurus SL-5600, iPAQ H3900, Sony CLIÉ NX60, NX70V, NZ90
|-
|PXA255
|
|32KB/32KB, MMU
|400 BogoMips @ 400 MHz; 371–533 MIPS @ 400 MHz{{cita web|url=http://www.albatross-uav.org/index.php/Benchmarks |título=Benchmarks – Albatross |editorial=Albatross-uav.org |fecha=18-06-2005 |fechaacceso=18-04-2009}}
|Gumstix basix & connex, Palm Tungsten E2, Zaurus SL-C860, Mentor Ranger & Stryder, iRex ILiad
|-
|PXA263
|
|
|200, 300 y 400 MHz
|Sony CLIÉ NX73V, NX80V
|-
|PXA26x
|
|
|default 400 MHz, más de 624 MHz
|Palm Tungsten T3
|-
|PXA27x
|Procesador de Aplicaciones
|32 KB/32 KB, MMU
|800 MIPS @ 624 MHz
|Gumstix verdex,[http://www.keith-koep.com/produkte/xscale-arm-embedded/trizeps4-pxa270-e.html "Trizeps-Modules"] PXA270 COM, HTC Universal, HP hx4700, Zaurus SL-C1000, 3000, 3100, 3200, Dell Axim x30, x50, and x51 series, Motorola Q, Balloon3, Trolltech Greenphone, Palm TX(312MHz), Motorola Ezx Platform A728, A780, A910, A1200, E680, E680i, E680g, E690, E895, Rokr E2, Rokr E6, Fujitsu Siemens LOOX N560, Toshiba Portégé G500, Trēo 650-755p, Zipit Z2, HP iPaq 614c Business Navigator.
|-
|PXA800(E)F
|
|
|
|
|-
|PXA3XX (nombre en clave "Monahans")
|
|32KB/32KB L1, TCM, MMU
|1000 MIPS @ 1.25 GHz
|Samsung Omnia
|-
|PXA900
|
|
|
|Blackberry 8700, Blackberry Pearl (8100)
|-
|IXC1100
|Procesador de control de vuelo
|
|
|
|-
|IXP2400/IXP2800
|
|
|
|
|-
|IXP2850
|
|
|
|
|-
|IXP2325/IXP2350
|
|
|
|
|-
|IXP42x
|
|
|
|[[NSLU2]] IXP460/IXP465
|-
!rowspan=4 | ARM11
|ARMv6
|ARM1136J(F)-S{{cita web|url=http://www.arm.com/products/CPUs/ARM1136JF-S.html |título=ARM1136J(F)-S – ARM Processor |editorial=Arm.com |fecha= |fechaacceso=18-04-2009}}
|Segmentación de 8 etapas, SIMD, Thumb, Jazelle DBX, (VFP), Mejora de instrucciones DSP
|variable, MMU
|740 @ 532–665 MHz (i.MX31 SoC), 400–528 MHz
|Texas Instruments OMAP2420 (Nokia E90, Nokia N93, Nokia N95, Nokia N82), Zune, BUGbase[http://www.buglabs.net/], Nokia N800, Nokia N810, Qualcomm MSM7200 (con coprocesador ARM926EJ-S@274 MHz, usado en Eten Glofiish, HTC TyTN II, HTC Nike), Freescale i.MX31 (del Zune original de 30 GB, Toshiba Gigabeat S y Kindle DX), Freescale MXC300-30 (Nokia E63, Nokia E71, Nokia 5800, Nokia E51, Nokia 6700 Classic, Nokia 6120 Classic, Nokia 6210 Navigator, Nokia 6220 Classic, Nokia 6290, Nokia 6710 Navigator, Nokia 6720 Classic, Nokia E75, Nokia N97, Nokia N81), Qualcomm MSM7201A visto en los HTC Dream, HTC Magic, Motorola Z6, HTC Hero, & Samsung SGH-i627 (Propel Pro), Qualcomm MSM7227 usado en ZTE Link,{{cita web|url=http://xi0.info/qualcomm-chips-kernel-arm-phones_7000.html |título=Qualcomm chips kernel ARM - from phones to laptops |editorial=xi0.info |fecha= |fechaacceso=08-05-2010}}{{cita web|url=http://pdadb.net/index.php?m=cpu&id=a7227&c=qualcomm_msm7227 |título=Qualcomm MSM7227 RISC Chipset |editorial=pdadb.net |fecha= |fechaacceso=08-05-2010}}
|-
|ARMv6T2
|ARM1156T2(F)-S
|Segmentación de 9 etapas, SIMD, Thumb-2, (VFP), Mejora de instrucciones DSP
|variable, MPU
|
|
|-
|ARMv6KZ
|ARM1176JZ(F)-S
|ARM1136EJ(F)-S
|variable, MMU+TrustZone
|
|Apple iPhone (EDGE y 3G), Apple iPod touch (1ra y 2da generación), Conexant CX2427X, Motorola RIZR Z8, Motorola RIZR Z10, NVIDIA GoForce 6100;{{cita web|url=http://www.nvidia.com/page/goforce_6100.html |título=GoForce 6100 |editorial=Nvidia.com |fecha= |fechaacceso=18-04-2009}} Telechips TCC9101, TCC9201, TCC8900, [[Fujitsu MB86H60]], Samsung S3C6410 (ej. [[Samsung Omnia II]], [[Samsung Moment]], [[SmartQ 5]]), S3C6430{{cita web|url=http://www.samsung.com/global/business/semiconductor/productInfo.do?fmly_id=229&partnum=S3C6410 |título=Samsung S3C6410 and S3C6430 Series ARM Proccessors |editorial=Samsung |fecha= |fechaacceso=08-10-2009}}, y el Qualcomm MSM7627 visto en el Palm Pixi y el Motorola Calgary/Devour
|-
|ARMv6K
|ARM11 MPCore
|As ARM1136EJ(F)-S, 1–4 core SMP
|variable, MMU
|
|[[Nvidia APX 2500]]
|-
! Familia
! Versión de arquitectura
! Núcleo
! Características
! Caché (I/D)/MMU
! MIPS efectivos @ MHz
! Campo de aplicación
|-
! rowspan=9 | Cortex
|rowspan=5 |ARMv7-A
|Cortex-A5
|VFP, NEON, Jazelle RCT and DBX, Thumb-2, Segmentación de 8 fases, 1–4 núcleos SMP
|variable (L1), MMU+TrustZone
|Más de 1500 (1.5 DMIPS/MHz)
|"Sparrow" (nombre en clave)<ref name=eetimes-A5>{{cita web |apellido=Merrit |nombre=Rick|url=http://www.eetimes.com/showArticle.jhtml?articleID=220700447 |título="ARM stretches out with A5 core, graphics, FPGAs" |editorial=[[EE Times]] |fecha=21-10-2009 |fechaacceso=28-10-2009}}<ref name="swift-sparrow">{{cita web|apellido=Clarke |nombre=Peter |url=http://www.eetimes.com/news/semi/rss/showArticle.jhtml?articleID=213000665&cid=RSSfeed_eetimes_semiRSS |título=ARM tips plans for Swift and Sparrow processor cores|editorial=[[EE Times]] |fecha=03-02-2009 |fechaacceso=18-04-2009 }}<ref name="pcmag-mwc09">{{cita web |apellido=Segan |nombre=Sascha |url=http://www.pcmag.com/article2/0,2817,2341032,00.asp |título=ARM's Multicore Chips Aim for Netbooks |editorial=[[PC Magazine]] |fecha=09-04-2009 |fechaacceso=18-04-2009}}
|-
|Cortex-A8
|VFP, NEON, Jazelle RCT, Thumb-2, Segmentación Superscalar de 13 etapas
|variable (L1+L2), MMU+TrustZone
|Más de 2000 (2.0 DMIPS/MHz de reloj desde 600 MHz hasta más de 1 GHz)
|Texas Instruments serie OMAP3xxx, SBM7000, Oregon State University OSWALD, Gumstix Overo Earth, Pandora, Apple iPhone 3GS, Apple iPod touch (3rd Generation), Apple iPad (SoCApple A4), Apple iPhone 4 (Soc Apple A4 , fabricado por Samsung e Intrensity), Archos 5, FreeScale i.MX51-SOC, BeagleBoard, Motorola Milestone, Motorola Milestone X, Palm Pre, Samsung Omnia HD, Samsung Wave S8500 (Hummingbird), Samsung i9000 Galaxy S (Hummingbird), Sony Ericsson Satio, Touch Book, Nokia N900, Meizu M9, ZiiLABS ZMS-08 SoC.
|-
|Qualcomm Scorpion
|GPU Adreno 200, VFPv3, NEON, Jazelle RCT, Thumb-2, Segmentación Superscalar de 13 etapas,
|variable (L1+L2), MMU+TrustZone
|Más de 2000 (2.0 DMIPS/MHz de reloj desde 1 GHz hasta más de 1,5 GHz dual core)
|Toshiba TG01, HTC Desire, Google Nexus One, HTC EVO 4G, HTC Incredible, HTC Scorpion, HTC HD2, HTC HD7
|-
|Cortex-A9
|Perfil de aplicaciones, (VFP), (NEON), Jazelle RCT y DBX, Thumb-2, Out-of-order speculative issue superscalar
|MMU+TrustZone
|2.5 DMIPS/MHz
|-
|Cortex-A9 MPCore
|Cortex-A9, 1–4 núcleos SMP
|MMU+TrustZone
|10,000 DMIPS @ 2 GHz optimizados en TSMC 40G (Doble núcleo) (2.5 DMIPS/MHz por núcleo)
|Texas Instruments OMAP4430/4440, ST-Ericsson U8500, Nvidia Tegra2, Qualcomm Snapdragon 8X72 PlayStation Vita
|-
|ARMv7-R
|Cortex-R4(F)
|Perfil Embebido, Thumb-2, (FPU)
|variable caché, MPU opcional
|600 DMIPS @ 475 MHz
|Broadcom, TMS570 from Texas Instruments
|-
|ARMv7-ME
|Cortex-M4 (nombre en clave "Merlin")<ref name="merlin">{{cita web |apellido=Benz |nombre=Benjamin |url=http://www.heise.de/newsticker/meldung/Cortex-Nachwuchs-bei-ARM-936412.html |título=Cortex Nachwuchs bei ARM |editorial=[[Heise.de]] |fecha=02-02-2010 |fechaacceso=03-05-2010 }}
|Perfil microcontrolador, Thumb y Thumb-2, FPU. MAC, SIMD e instrucciones divididas.
|MPU opcional.
|1.25 DMIPS/MHz
|
|-
|ARMv7-M
|Cortex-M3
|Perfil microcontrolador, Thumb-2 únicamente. Reparto de instrucciones por Hardware.
|sin caché, MPU opcional.
|125 DMIPS @ 100 MHz
|Texas Instruments [http://focus.ti.com/mcu/docs/mculuminaryprodoverview.tsp?sectionId=95&tabId=2486&familyId=1755&DCMP=Luminary&HQS=Other+OT+stellaris Stellaris] microcontroller family, ST Microelectronics [http://mcu.st.com STM32], NXP Semiconductors [http://www.standardics.nxp.com/products/lpc1000/lpc17xx/ LPC1700], Toshiba [http://www.toshiba.com/taec/news/press_releases/2008/mcus_08_542.jsp TMPM330FDFG], Ember's EM3xx Series, Atmel AT91SAM3, Europe Technologies [http://www.europe-technologies.com/easyBCU.php EasyBCU], Energy Micro's EFM32, Actel's [http://www.actel.com/products/SmartFusion/default.aspx SmartFusion]
|-
|rowspan=2 |ARMv6-M
|Cortex-M0 (nombre en clave "Swift")<ref name="swift">{{cita web |apellido=Clarke |nombre=Peter |url= http://www.eetimes.com/news/design/rss/showArticle.jhtml?articleID=214502333 |título=ARM preps tiny core for low-power microcontrollers |editorial= EE Times |fecha=23-02-2009 |fechaacceso=30-11-2009 }}
|Perfil microcontrolador, Thumb-2 subset (instrucciones 16-bit Thumb & BL, MRS, MSR, ISB, DSB, and DMB).
|Sin caché.
|0.9 DMIPS/MHz
|NXP Semiconductors [http://www.standardics.nxp.com/products/lpc1000/lpc11xx/ NXP LPC1100],<ref name="swift-nxp">{{cita web |apellido=Walko |nombre=John |url= http://www.eetimes.com/news/design/rss/showArticle.jhtml?articleID=216200026 |título=NXP first to demo ARM Cortex-M0 silicon |editorial= EE Times |fecha=23-03-2009 |fechaacceso=29-06-2009 }} Triad Semiconductor,http://www.triadsemi.com/services/arm-powered-vcas/ [[Melfas]],[http://www.electronicsweekly.com/Articles/2009/06/10/46252/cortex-m0-used-in-low-power-touch-controller.htm Cortex-M0 used in low power touch controller] Chungbuk Technopark,http://www.design-reuse.com/news/22137/arm-cortex-m0-processor.html [[Nuvoton]],http://translate.google.co.uk/translate?hl=en&sl=zh-TW&u=http://www.nuvoton.com/hq/enu/NewsAndEvents/News/MediaCoverage/20091005.htm austriamicrosystems,http://www10.edacafe.com/nbc/articles/view_article.php?articleid=752000 [[Rohm]]http://www.arm.com/about/newsroom/rohm-licenses-arm-cortex-m0-processor.php
|-
|
|Cortex-M1
|FPGA targeted, Microcontroller profile, Thumb-2 subset (instrucciones 16-bit Thumb & BL, MRS, MSR, ISB, DSB, and DMB).
|Sin
|Más de 136 DMIPS @ 170 MHz[http://www.arm.com/news/17017.html "ARM Extends Cortex Family with First Processor Optimized for FPGA"], ARM press release, March 19, 2007. Retrieved April 11, 2007. (0.8 DMIPS/MHz,[http://www.arm.com/products/CPUs/ARM_Cortex-M1.html "ARM Cortex-M1"], ARM product website. Retrieved April 11, 2007. MHz achievable FPGA-dependent)
|[http://www.actel.com/products/mpu/CortexM1/default.aspx Actel ProASIC3, ProASIC3L, IGLOO and Fusion PSC devices], [http://www.arm.com/fpga/ Altera Cyclone III], otros productos FPGA están soportados, por ejemplo: [http://www.synplicity.com/partners/readyip/ Synplicity]
[http://www.arm.com/news/17017.html ARM Extends Cortex Family with First Processor Optimized for FPGA].
|-
! Familia
! Versión de Arquitectura
! Núcleo
! Características
! Caché (I/D)/MMU
! MIPS efectivos @ MHz
! Campo de Aplicación
|}

Referencias: http://es.wikipedia.org/wiki/ARM

Taller de Telemática

2011-06-21T15:02:47Z

186.49.70.68:

== Taller de Telemática - Tecnólogo en Telecomunicaciones ==

Nombre de la asignatura: Taller de Telemática.
Créditos: 11

=== Objetivo de la asignatura. ===

El objetivo de la asignatura es la formación del estudiante en desarrollo de sistemas que requieren de tecnologías de Comunicaciones e Informática, tomando como elemento integrador principal la realización de un proyecto.
Al aprobar esta asignatura se espera que el estudiante sea capaz de:

* reconocer a través del estudio y la experiencia la interdependencia entre las telecomunicaciones y la informática.
* manejar algunas de las tecnologías propias de la telemática tal cual se la concibe en el presente.
* incorporar por sí mismo conocimientos del área acordes con las necesidades de un proyecto pequeño.
* realizar un proyecto pequeño en el área de ingeniería telemática.

=== Metodología de enseñanza. ===

La propuesta metodológica de esta asignatura se basa en la realización de un pequeño proyecto, y el auto-estudio guiado de los estudiantes en temas requeridos para la resolución del proyecto. El estudiante deberá ser capaz de adquirir por sí mismo los conocimientos técnicos detallados que le permitan resolver el proyecto.
El dictado de la asignatura comprende:

* 12 horas de clases en los temas relevantes para el trabajo del proyecto. El docente dará una introducción a los temas a abordar y los estudiantes deberá luego estudiar la bibliografía específica recomendada, actuando el docente como orientador, aclarando puntos difíciles, realizando estudio de casos u otra actividad afín a la temática.

* 9 semanas para la realización y entrega de un proyecto. Esta actividad consiste en la entrega de una pieza de software o hardware funcionando más documentación; la entrega será evaluada por los docentes tanto en las funcionalidades como en la documentación técnica presentada.

Del punto de vista docente, se intenta proveer herramientas, aclarar dudas, promover discusiones, etc. buscando una proceso de aprendizaje activo por parte del estudiante más que dictar clases en el sentido tradicional; esto requiere una mentalidad y preparación adecuadas por parte del docente, además de una convicción propia en la validez de la propuesta.

Esfuerzo total estimado para la asignatura: 160 horas.

=== Temario.===
Las áreas temáticas asociadas al Taller son: comunicaciones, uso y gestión de dispositivos, redes, arquitectura de sistemas, arquitectura de software, programación en dispositivos, programación en servidores de aplicaciones y middleware, manejo de base de datos. En cada edición se definirán los temas y tecnologías concretas en los cuales se trabajará dependiendo del desarrollo tecnológico y de las tecnologías preponderantes en cada caso. A modo de ejemplo, pueden citarse las siguientes áreas de interés o posibles módulos:

* Manejo de dispositivos con interfaz serial, USB, FireWire u otra para conectar con un PC.
* Programación de dispositivos con interfaz serial, USB, FireWire u otra para registro o control.
* Conceptos básicos de sistemas operativos.
* Aplicaciones de control digital.
* Fundamentos de bases de datos y SQL.
* Aplicaciones web con interacción a base de datos.
* Aplicaciones web para control de dispositivos hardware.
* Sistemas operativos distribuidos.
* Programación de módulos de kernel, "drivers", modificaciones al kernel; programación en bajo nivel.
* Construcción de aplicaciones inalámbricas de corto alcance, Bluetooth (IEEE 802.15.l), Zigbee (IEEE 802.15.4), etc.

== Bibliografía. ==

Especifica de cada módulo y se le informará a los estudiantes cada año dependiendo de los módulos que se estudien en ese año específico.
Conocimientos previos exigidos y recomendados:

* Conocimiento de un lenguaje de programación (Java, C, C++).
* Conocimiento de protocolos TCP/IP, redes de área local, redes punto a punto.

== ANEXO. ==

I. Modalidad del curso y procedimiento de evaluación.

* No existe ganancia de curso; la asignatura se aprueba o no.
* Actividades propuestas por los docentes de cada módulo, cuya nota de evaluación es insumo para la nota final de evaluación.
* Realización de un proyecto pequeño de software y/o hardware. El trabajo final de proyecto será evaluado funcionalmente.Se evaluará asimismo la calidad, exactitud y concisión de la documentación acompañante. Exixtirá además una defensa oral del proyecto realizado.
* El trabajo final puede ser en grupos de 2 a 4 personas; de acuerdo con la temática propuesta cada año, los coordinadores podran variar este criterio.
* La nota de aprobación del curso será la media ponderada por esfuerzo entre las notas obtenidas en los módulos y la clasificación del trabajo final.

II. Previaturas.
Serán previas del curso del Taller de Telemática los cursos de las siguientes asignaturas: Programación 2, Redes de Datos.

III. Materia.
La asignatura computa créditos en la materia Informática.

== Proyecto propuesto para el curso del año 2011 ==

[[Archivo:LetraDelProyecto.pdf]]

== Relevamiento de Procesadores Móviles ==

[[Relevamiento Grupo 2]]